晶振Buffer:一颗晶振为多个芯片提供时钟参考
一颗晶振能为多个芯片同时提供参考时钟信号吗？
举例：在某款控制主板上有CPU、CPLD、网络处理ASIC、时钟发生器等多颗芯片，都需要25MHz的参考时钟信号，可以选择的方案有：
方案1：
选择一颗晶振同时为几个芯片提供参考，这种方案很大的弊端是时钟信号完整性问题（如晶诺威科技产常规有源晶振的负载为15pF，一般情况下可以负载1~2个芯片；如果负载3~4芯片，建议选择负载为30pF或50pF的有源晶振）。这种点到多点的连接无法做到阻抗匹配，信号反射会很严重，导致时钟信号沿的单调性、过冲振铃等问题，进而可能导致误触发，造成系统失步，因此多数应用都需要点对点的拓扑。如下图所示：
方案2：
选择4颗晶振分别给4个芯片提供参考，这个方案的优势就是PCB布局走线更灵活方便，可以保证时钟信号的完整性。当然明显的劣势就是成本高，特别是对于参考频率指标要求高的场景，高性能的晶振本身成本就高，往往功耗也比较高，电源部分的处理会进一步增加方案成本。另外布局灵活的同时，也会占用更大的PCB板空间。如下图所示：
方案3：
一颗晶振加上一个时钟缓冲器（Buffer）芯片，这也是的方案。通过Buffer的频率复制功能，可以做到点到点的拓扑结构，很好的解决信号完整性问题，做到性价比。如下图所示：
版权与免责声明：凡本网注明“来源：中非贸易网”的所有作品，均为浙江兴旺宝明通网络有限公司-中非贸易网合法拥有版权或有权使用的作品，未经本网授权不得转载、摘编或利用其它方式使用上述作品。已经本网授权使用作品的，应在授权范围内使用，并注明“来源：中非贸易网”。违反上述声明者，本网将追究其相关法律责任。 本网转载并注明自其它来源（非中非贸易网）的作品，目的在于传递更多信息，并不代表本网赞同其观点或和对其真实性负责，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品第一来源，并自负版权等法律责任。 如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
展开全部